![]()
[ホームへ戻る]
(基本情報技術者 Web学習室)
ここでは、(主記憶装置)について学習します。
| NO | 項目 | 学習内容 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 1 | 集積回路(IC) | コンピュータのCPUや主記憶装置には「半導体」を高度に集積した「集積回路(IC)」が使用されています。基本素子の種類によって以下の2種類があります。 ●バイポーラ型集積回路 高速でコストが高く、消費電力も大きい。論理素子、高速記憶素子に利用されています。 ●MOS型集積回路 低速でコストが安く、消費電力も小さい。記憶素子に利用されています。この1種にCMOSがあります。 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 2 | 半導体メモリ | 「記憶素子」のことを「半導体メモリ(ICメモリ)」と言います。以下の種類があります。
●DRAMとSDRAM
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 3 | 主記憶の アクセス |
CPUから主記憶装置へアクセス要求を出す流れは以下の通りです。 1.アクセス要求を出してアドレス選択が開始されるまでの時間。 2.アドレス選択時間。 3.データ転送時間。 4.データ転送の終了後から次のアクセス要求が受付可能な状態になるまでの時間。これは、リフレッシュが必要なDRAMの場合のみです。(SRAMの場合は、ほぼ0) ここで、1〜4までを「サイクル時間」と言い、1〜3までを「アクセス時間」と言います。 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 4 | 主記憶装置の 高速化 |
●メモリインタリーブ 「メモリインタリーブ」とは、主記憶装置を複数の独立した部分(バンク)に分けて、各バンクに連続的にアクセスすることで、「サイクル時間」の短縮を図った技術です。この方式では、キュッシュメモリへのデータ転送やバイブライン制御でのデータの先読みむなどに効果的です。アドレスは各バンクを横断するように割り付けます。 ●キャッシュメモリ これは、CPUと主記憶装置の間に高速に動作するキャッシュメモリ(SRAM)と呼ばれる小容量の記憶装置を用意してアクセス時間を短縮する技術です。つまり、新しい情報わ読み込む時は、主記憶装置からキャッシュメモリに転送してCPUへと転送します。再度、情報が必要な場合は、キャッシュメモリに存在している場合は、これを利用します。 以下の2種類の書き込み制御方式があります。
「NFP」とは、CPUが必要とする情報がキャッシュメモリに存在しない確率。 「ヒット率」とは、逆に存在する確率。 つまり、NFP+ヒット率=1となります。 アクセス速度は、以下の式で求まります。 キュシュメモリのデータアクセス時間T1、主記憶装置へのアクセス時間T2とすると アクセス時間=T1×ヒット率+T2×NFP ●キャッシュメモリの分類 ・2次キャッシュ 処理装置(CPU)-1次キャッシュ-2次キャッシュ-主記憶装置 ・「内部キャッシュ」とは、「CPUのチップ内に組み込まれているもの」。「外部キャッシュ」とは「CPU外部のマザーボード上に組み込まれている」 ●ディスクキャッシュ 「ディスクキャッシュ(DRAMで構成されている)」とは、主記憶装置と磁気ディスク装置の間に置く緩衝記憶装置(バッファメモリ)です。原理的には、キャシュメモリと同様です。 「ディスクキャシュ」と「磁気ディスク」は、「トラック単位」でやり取り。 「ディスクキャシュ」と「主記憶装置」は、「ブロック単位」でやり取り。 |
ここでの質問は、こちらよりお願い致します。